前言：现在的CPU或SoC基本都是在单芯片中集成多个CPU核心，形成通常所说的4核、8核或更多核的CPU或SoC芯片

　　前言：现在的CPU或SoC基本都是在单芯片中集成多个CPU核心，形成通常所说的4核、8核或更多核的CPU或SoC芯片。为什么要采用这种方式？多个CPU 核心在一起是如何工作的？CPU核心越多就一定越好吗？带着这些问题小学生趣味科普知识，笔者查阅了一些资料，学习了相关概念和要点并编辑成此文，试以通俗的语言来回答这些专业问题。文章一方面可作为自己的一个学习记录，另一方面也希望对读者有参考作用，不准确的地方欢迎讨论和指正。

　　要说明什么是多核心CPU或SoC芯片，首先要从CPU核心(Core)说起。我们知道，CPU是中央处理器(Central Processing Unit)的英文简称，它具有控制和信息处理的能力，是电脑和智能设备的控制中枢。如果把传统CPU芯片中的封装和辅助电路(例如引脚的接口电路、电源电路和时钟电路等)排除在外，只保留完成控制和信息处理功能的核心电路，这部分电路就是CPU核心，也简称CPU核。一个CPU核心基本上是一个完全独立的处理器，它可以从内部存储器中读取指令，并执行指令指定的控制和计算任务。

　　如果把一个CPU核心和相关辅助电路封装在一个芯片中，这个芯片就是传统的单核心CPU芯片，简称单核CPU。如果把多个CPU核心和相关辅助电路封装在一个芯片中，这个芯片就是多核心CPU芯片，简称多核CPU。当然，多核心CPU芯片会包含更多的辅助电路，以解决多个CPU核心之间的通信和协调问题。

　　如果在多核心CPU芯片中再集成一些功能部件和接口电路，就形成了完整的系统，那么这个芯片就变成了多核心SoC芯片了，简称多核SoC。在不严格区分的情况下，SoC也可以称为CPU。

　　图1用ARM的单核心CPU和多核心CPU进行举例。图中红色虚线框标出的部分就是一个个的CPU核心，图1a是ARM Cortex-A8基于ARMv7微架构的单核心CPU芯片的示意图。图1b和图1c分别是ARM Cortex-A9 MPCore用2个和4个Cortex-A9构成的2核心和4核心CPU芯片的示意图太空科普知识儿童版。

　　ARM Cortex-A8CPU是第一款基于新一代ARM v7架构的应用处理器，它使用了性能、功耗效率和代码密度更高的Thumb-2技术,它只有单核心架构科普推广文章。第一家获得Cortex-A8 CPU授权的公司是德州仪器，随后还有飞思卡尔、Matsushita和三星等公司[3]。Cortex-A8的应用案例有MYS-S5PV210开发板、TI OMAP3系列、苹果A4处理器(iPhone4)、三星S5PC110(三星I9000)、瑞芯微RK2918、联发科MT6575等。另外，高通的MSM8255、MSM7230等也可看作是其衍生产品。

　　ARM Cortex-A9 MPCoreCPU属于Cortex-A系列，也是基于ARM v7-A微架构，它提供了1～4个CPU核心的可选架构。目前我们能见到的4核心CPU大多都是属于Cortex-A9系列。ARM Cortex-A9的应用案例有德州仪器OMAP 4430/4460、Tegra 2、Tegra 3、新岸线、4412、华为K3V2等。另外高通APQ8064、MSM8960、苹果A6、A6X等都可以看作是在A9架构基础上的改良版本[6]。

　　发展多核心CPU的初心源于“人多力量大”的简单道理。从这个意义上来看，当初芯片集成度不高的时候，Inteli8086 CPU和i8087协处理器应该算是多核心CPU的雏形，是多芯片协作形成了一个处理核心，需要采取许多技术来解决CPU和协处理器之间的合作、协作问题。

　　今天芯片的集成度很高，单芯片中集成几个甚至几十个CPU核心已不在话下，但还是不能满足超级计算的需要，需要在超级计算机中使用成千上万块高性能CPU芯片一起合作、协作，这可以看作芯片内多核心、芯片外多芯片的多核心CPU集群。

　　CPU芯片从外观上看是一块芯片，但打开封装来看，内部可能只有一块裸片(die),也可能是多块裸片封装在一起，称为多芯片模组(Multichip Module，简称MCM)，如图2b所示。但从软件角度来看，封装形式无关紧要，无论是芯片内还是芯片外，CPU核心多少才是最重要的,它们决定着系统的并行运算和处理能力，它们的主频频率和核心之间通信方式决定了系统的处理速度科普推广文章。

　　另外，今天的桌面计算机CPU、手机SoC中还集成了许多图形处理器(GPU)核心、人工智能处理器(APU)核心等，这些是否也应该算作多核心CPU和SoC中的“核心”呢？我觉得从广义角度上应该算吧。

　　因此，要回顾多核心CPU的发展，大致可以分为1.雏形期；2. 单芯片单核心；3.单芯片多核心；4.单核心多芯片；5.多核心多芯片几种情形。这些发展阶段不一定按照这个前后顺序，可能有交叉时期，也可能有前后颠倒的情形。第2和第3种情形一般是应用在桌面计算机、智能手机等移动终端上的CPU芯片，第4和第5种是应用在服务器和超级计算机上的CPU芯片。本文限于篇幅和主题集中的需要，主要探讨第3种单芯片多核心的情况科普推广文章，这种情况下的CPU是单芯片多处理器(Chip Multi Processors，简称CMP)模式。

　　1971～2004年，单核心CPU一路独行。Intel公司1971年推出全球首款CPU芯片i4004，直到2004年推出超线年时间。在这期间，CPU芯片很好地沿着摩尔定律预示的规律发展，沿着集成度不断翻倍、主频不断提升、晶体管数量快速增加的道路前进，这是一条单核心CPU不断迭代升级的发展之路。

　　但是，当晶体管数量大幅增加导致功耗急剧增长太空科普知识儿童版，CPU芯片发热让人难以接受，CPU芯片可靠性也受到很大影响的时候，单核心CPU发展似乎到了穷途末路。摩尔定律的提出者戈登.摩尔也依稀觉得“尺寸不断缩小”、“主频为王”这条路子即将走到尽头。2005年4月他曾公开表示，引领芯片行业接近40年的摩尔定律将在10～20年内失效。

　　其实，早在上世纪90年代末，就有许多业界人士呼吁用CMP技术实现的多核心CPU替代单线程单核心CPU太空科普知识儿童版。IBM、惠普、Sun等高端服务器厂商，更是相继推出了多核心服务器CPU。但是，由于服务器CPU芯片价格太高、应用面较窄，并未引起大众广泛关注。

　　2005年初AMD抢先推出了64位CPU芯片，并率先Intel发表声明保证其64位CPU的稳定性和兼容性，Intel才想起了利用“多核心”这一武器进行“帝国反击战”。2005年4月，Intel仓促推出简单封装的2核心Pentium D和Pentium4至尊版840。之后不久，AMD也发布了双核心皓龙(Opteron)和速龙(Athlon)CPU芯片[9]。

　　2006年被认为是多核心CPU的元年。这年7月23日，Intel基于酷睿(Core)架构的CPU发布。11月，Intel又推出了面向服务器、工作站和高端PC机的至强(Xeon)5300和酷睿2双核心和4核心至尊版系列CPU。与上一代台式机CPU相比，酷睿2双核心CPU在性能方面提高40%，功耗反而降低40%。

　　作为对Intel的回应，7月24日，AMD宣布对双核Athlon64 X2处理器进行大降价。两大CPU巨头在宣传多核心CPU时，都会强调其节能效果。Intel发布的低电压版4核心至强CPU功耗仅为50瓦。而AMD的“Barcelona”4核心CPU的功耗也没超过95瓦。在Intel高级副总裁Pat Gelsinger看来，摩尔定律还是有生命力的，因为“CPU从单核心到双核心，再到多核心的发展，可能是摩尔定律问世以来，CPU芯片性能提升最快的时期”[9]。

　　CPU技术发展要比软件技术发展更快，软件对多核心CPU的支持相对滞后。如果没有操作系统的支持，多核心CPU的性能提升优势不能发挥出来。同样运行Win7的情况下，4核心CPU和8核心CPU所带来的差异化体验并不明显，导致这种情况的原因是Win7根本没有对8核心CPU进行相应的优化。而在Win10出来后，8核心CPU所带来的体验速度就明显要比4核心处理器快很多，这源于微软在Win10上对多核心CPU的支持做了优化。而且微软还将在Win10上针对多核心CPU做进一步适配优化。

　　目前核心最多的服务器CPU有Intel至强铂金9282，56核心112线线W。这两款CPU都需要采用液冷散热。核心最多的台式机CPU有Intel酷睿i97980XE至尊版，18核心36线美元；AMD的Ryzen9 5950X，16核心32线元。核心最多的手机SoC有Apple M1、麒麟9000、高通骁龙 888等。多核心CPU或者多核心SoC似乎成为一种潮流，但是不是核心越多CPU就越好呢？在不考虑因素影响，单从技术和集成度考虑的线]。

　　举例的芯片包括：1.服务器用的多核心CPU芯片：Intel Xeon W-3175X；2.桌面PC应用的多核心CPU芯片：Intel Corei7-980X；3.智能手机应用的多核心SoC芯片：海思麒麟9000/E；4.ARM架构PC应用的多核心CPU芯片：AppleM1；5.兼容x86架构的多核心AI CPU芯片：威盛CHA；6.多核心国产服务器CPU芯片：腾云S2500。

　　该芯片采用了全新的6x6网格(Mesh)架构，I/O位于顶部，内存通道在两侧居中的位置，最多28个CPU核心，四倍L2Cache(每个核心的缓存由256KB升级到1MB)，减小了共享L3Cache但提高了利用率[11]。

　　Xeon W-3175X是该架构的最28个CPU核心配置。但代价是超高功耗和发热，标称热设计功耗就有255W，默认主频实测跑分就能轻松达到380W，超频的线W。它在日常使用中，高端水冷是必须配备的。Intel在发布Xeon W-3175X的时候就特别推荐了Asetek 690LX-PN一体化水冷散热器，这也是目前唯一针对W-3175X设计的散热方案。Asetek宣称该水冷的最大散热能力达500W，因此只要不进行极限超频，该方案为W-3175X散热问题不大[13]。价格399.99美元，约合人民币2680元。

　　3.华为麒麟9000：华为Mate40手机搭载了华为海思自研的麒麟9000芯片，它是目前功能和性能最强5G多核心SoC芯片。参见下图，该芯片上集成了8个CPU核心、3个NPU核心和24个核心的GPU，采用了5nm的制造工艺，其上集成了153亿个晶体管。它与联发科最强的5G手机芯片天玑2000相比，性能测试的跑分明显占优。可惜美国无理封堵了华为高端智能手机芯片的生产渠道，使华为旗舰手机Mate40系列可能成为。

　　4.AppleM1:下图是苹果首款自研的Mac电脑8核心SoC芯片布图。它具有4个高效能的冰风暴小核心(Icestorm)、4个高性能火风暴大核心(Firestorm)和8核心的GPU。可谓四重天，处理能力十分强劲。该芯片以5nm工艺制造，其上集成了160亿个晶体管。苹果公司为新处理器系列启动新的SoC命名方案，称为Apple M1。

　　5.VIACHA:威盛(VIA)最新基于x86的AI处理器是一个8核心SoC，它采用台积电16nm工艺制造，芯片面积不超过195平方毫米，内部采用环形总线设计，串联集成了八个x86 CPU核心、16MB共享缓存、四通道DDR4-3200内存、PCIe 3.0(44条)、南桥和IO功能，是一颗完整的SoC。据报道该芯片暂时命名为CHA。

　　6.腾云S2500:据报道[21]，国产CPU厂商飞腾公司7月发布了一款面向服务器应用的多核心CPU芯片——腾云S2500，该芯片采用16nm工艺制造，芯片面积达400mm2，最多可配置64个FTC663架构的CPU核心，主频2.0～2.2GHz，缓存64MB，支持八通道DDR4内存，可提供800Gbps带宽的四个直连接口，支持2～8路并行，单系统可提供128～512个CPU核心的配置，热设计功耗为150W。在飞腾2020生态合作伙伴大会上，长城、浪潮、同方、曙光、中兴通讯等15家国内厂商也同时发布了各自基于腾云S2500的多路服务器产品，软件生态建设取得了可喜突破。

　　我们先从任务处理的角度来看这个问题。如果把CPU处理的事情叫做任务的话，以前的CPU只有一个核心，CPU只会“一心一用”地处理一个任务，干完一件事再接着干下一件事。专业上称之为串行单任务处理。这在DOS操作系统的时代是合适的，这个时期对CPU的追求只有一条，那就是处理速度要尽可能地快。在Windows操作系统出现后，出现了多任务的处理需求，要求CPU可以“一心多用”，同时干多件事情。专业上称之为分时多任务处理。这个时期对CPU的追求一是处理速度要尽可能地快，二是同时可处理的任务尽可能地多。其实这种“一心多用”的处理方法是把时间分配给了多个任务，从宏观上看CPU处理的任务多了，但从某项任务来看CPU对该项任务的处理速度变慢了。

　　要实现CPU处理的任务更多、处理速度更快，人们自然想到了在芯片中集成多个CPU核心，采用“多心多用”的方式处理事务，因而就出现了多核心CPU的需求，而这种需求在服务器CPU应用方面显得尤为迫切。

　　我们再从提高CPU时钟频率，加快处理速度的角度来看这个问题。无论是“一心一用”、“一心多用”、还是“多心多用”，只要提高了CPU的时钟频率，CPU的处理速度都会加快。如论是单任务还是多任务，就会在更短时间完成任务。因此，CPU发展的历史就是随着芯片技术的进步，CPU的时钟频率不断提升的历史，从早期的MHz级别不断提升到目前的GHz级别，大约提升了1000倍左右。无论是单核心还是多核心，CPU时钟频率是人们选用CPU芯片的重要指标。

　　过去很长一段时间里，随着Intel和AMD CPU速度越来越快，x86操作系统上的软件的性能和速度自然会不断提高，系统整机厂家只要对现有软件作轻微设置就能坐享电脑系统整体性能提升的好处。

　　但是随着芯片工艺沿着摩尔定律发展，CPU集成度提高、晶体管密度加大，时钟频率提升，直接导致CPU芯片的功率不断增大，散热问题成为一个无法逾越的障碍。据测算，CPU主频每增加1GHz，功耗将上升25瓦，而在芯片功耗超过150瓦后，现有的风冷散热将无法满足要求。2003年前后Intel推出的主频为3.4GHz的Pentium4至尊版CPU芯片，最高功耗已达135瓦，有人给它送了一个“电炉”的绰号，更有好事者用它来玩煎蛋的游戏。现在的服务器CPU芯片Xeon W-3175标称功耗为255W，默认频率实测能达到380W，超频的线W，必须采用高端水冷系统来降温。

　　所以，功耗极限制约着CPU频率的提升。下图是CPU功率密度随时间的变化趋势图，IntelPentium之后的CPU芯片，由于晶体管密度和时钟频率提升，CPU芯片的功率密度陡然上升，CPU产生的热量将会超过太阳表面。

　　综上所述，追求多任务处理功能，追求处理速度提升是CPU芯片设计的两大目标。以提升CPU时钟频率而加快处理速度又受到CPU功耗极限的制约，多核心CPU芯片成为解决上述矛盾的必由之路。目前，多核心CPU和SoC已成为处理器芯片发展的主流。

　　与单核心CPU相比小学生趣味科普知识，多核心CPU在体系结构、软件、功耗和安全性设计等方面面临着巨大的挑战，但也蕴含着巨大的潜能。本文参考了后附的参考资料1,对多核心CPU用到的技术作如下简单介绍。

　　一个传统CPU核心只有一个运算处理单元(Processing Unit，简称PU)和一个架构状态单元(Architectual State，简称AS)，在同一时间只能处理一个软件线程（Thread）。采用了超线程（Hyper-Threading，简称HT）技术的CPU核心中包含一个PU和两个AS，两个AS共用这个PU。软件在CPU核心上运行时，AS与软件线程对接，并把线程的任务分配到PU中的相关单元中。所以，两个AS就可以处理两个软件线程。

　　用生产车间打个比方，PU是生产部门，有几台机床用于生产；AS是跟单员，他同时只能跟一个任务订单；软件线程好比是任务订单。如果生产车间只有一个AS时，这个车间同时只能处理一个任务订单，PU的有些机床有事干，有些机床可能无事干而闲置。如果有两个AS时，就能处理两个任务订单，并把任务分配到不同的机床上去完成。

　　所以，具有超线程的CPU核心的集成度增加量不大，但有两个AS后使它看起来像两个逻辑的CPU核心，就可以同时处理两个软件线%的处理能力。所以，我们经常可以看到CPU芯片广告，说某多核心CPU芯片是N个核心，2×N个线程，就是采用了超线程带来的好处。否则，如果没有采用超线程技术的话，多核心CPU芯片参数就只能写成N个核心，N个线核心CPU无超线程和有超线程的示意图。

　　多核心CPU的结构分成同构（homogeneous）多核和异构（heterogeneous）多核两类，同构多核是指芯片内多个CPU核心的结构是相同的科普推广文章，而异构多核是指芯片内多个CPU核心的结构各不相同。面对不同的应用场景，研究核心结构的实现方式对CPU整体性能至关重要。核心本身的结构，关系到整个芯片的面积、功耗和性能。怎样继承和发展传统CPU的成果，也直接影响多核的性能和实现周期。同时，核心所用的指令系统对系统的实现也是很重要的，多核心采用相同的指令系统还是不同的指令系统，能否运行操作系统等，也是设计者要研究的重要问题。

　　CPU和主存储器之间的速度差距对多核心CPU来说是个突出的矛盾，因此必须使用多级Cache来缓解。可分为共享一级Cache、共享二级Cache和共享主存三种方式。多核心CPU一般采用共享二级Cache的结构，即每个CPU核心拥有私有的一级Cache，并且所有CPU核心共享二级Cache。

　　Cache本身的体系结构设计直接关系到系统整体性能。但是在多核心CPU中，共享Cache或独有Cache孰优孰劣、是否在片上建立多级Cache、以及建立几级Cache等，对整个芯片尺寸、功耗、布局、性能以及运行效率等都有很大的影响，需要认真研究和慎重对待。同时还要考虑多级Cache引发的一致性问题。

　　多核心CPU的各核心同时执行程序，有时需要在核心之间进行数据共享与同步，因此硬件结构必须支持CPU核心间的通信。高效通信机制是多核心CPU高性能的重要保障，比较主流的片上高效通信机制有两种，一种是基于总线共享的Cache结构，另一种是基于片上的互连结构。

　　总线共享Cache结构是指每个CPU核心拥有共享的二级或Cache，用于保存比较常用的数据，并通过核心间的连接总线进行通信。它的优点是结构简单，通信速度高，缺点是基于总线的结构可扩展性较差。

　　片上互连的结构是指每个CPU核心具有独立的处理单元和Cache，各个CPU核心通过交叉开关电路或片上网络等方式连接在一起。各个CPU核心间通过消息进行通信。这种结构的优点是可扩展性好，数据带宽有保证，缺点是硬件结构复杂，且软件改动较大。

　　传统CPU中，Cache不命中或访问存储器事件都会对CPU的执行效率产生负面影响，而总线接口单元（BIU）的工作效率会决定此影响的程度。在多核心CPU中，当多个CPU核心同时要求访问内存，或多个CPU核心内私有Cache同时出现Cache不命中事件时，BIU对这些访问请求的仲裁机制效率，以及对外存储访问的转换机制的效率决定了多核心CPU系统的整体性能。

　　对于多核心CPU，优化操作系统的任务调度是提升执行效率的关键。任务调度算法有全局队列调度和局部队列调度之分。前者是指操作系统维护一个全局的任务等待队列，当系统中有一个CPU核心空闲时，操作系统就从全局任务等待队列中选取就绪任务开始在此核心上执行。其优点是CPU核心利用率较高。后者是指操作系统为每个CPU核心维持一个局部的任务等待队列，当系统中有一个CPU核心空闲时，便从该核心的任务等待队列中选取就绪任务来执行。其优点是有利于提高CPU核心局部Cache命中率。大多数的多核心CPU操作系统采用的是基于全局队列的任务调度算法。

　　多核心CPU的中断处理和单核CPU有很大不同。CPU核心之间需要通过中断方式进行通信和协调，所以，CPU核心的本地中断和仲裁各CPU核心之间中断的全局中断需要封装在芯片内部。

　　另外,多核心CPU操作系统是一个多任务系统。由于不同任务会竞争共享资源，因此需要系统提供同步与互斥机制。而传统的用于单核心CPU的解决机制并不能满足多核心的情况，需要利用硬件提供的“读－修改－写”的原始操作或其他同步互斥机制来进行保证。

　　每两三年CPU晶体管密度和功耗密度都会翻倍。低功耗和热优化设计已经成为多核心CPU设计的重点。需要同时在操作系统级、算法级、结构级、电路级等多个层次上考虑。每个层次上实现的效果不同，抽象层次越高，功耗和温度降低的效果越明显。

　　在今天的信息社会，CPU的应用无处不在，对CPU的可靠性和安全性提出了更高要求。一方面多核心CPU复杂性提高，低电压、高主频、高温度对维持芯片安全运行带来挑战。另一方面，来自外界恶意攻击越来越多，手段越来越先进，高可靠、安全性设计技术越来越受到重视。

　　要弄明白多核心CPU是如何工作，要从应用程序、操作系统和CPU核心一起来分析。Windows操作系统作为任务调度者，按照进程(Process)和线程(Thread)为应用程序(Program)分配程序执行的硬件资源——CPU核心。一个进程对应一个应用程序,但是一个应用程序可以同时对应多个进程,通过多个进程来完成这个程序的执行。

　　应用程序未执行的时候是“静态”的，程序一旦被用户启动执行，就被操作系统接管变成“动态”的了。操作系统按照一个一个的进程管理着一批被用户启动了的程序。所以一个进程可以看作是一个“执行中的程序”，进程中包括了由操作系统分配给这个程序的基本资源。

　　一个进程又被细分为多个线程，只有线程才能通过操作系统获得CPU核心的使用权限来让自己运行。只包含一个线程的进程可以叫做单线程程序，如果包含多个线程的进程，就可以叫做多线程程序了。

　　程序的线程要想获得CPU时间，必须进入操作系统的线程队列排队，经过操作系统调度之后，获得某个CPU核心的执行时间。操作系统对CPU核心的分派是非常复杂的过程，谁也无法用简短的文字说清楚具体详细的过程。以下按单核心CPU和4核心CPU两种情况来示意说明，程序进程的一个个线程，是如何分派到CPU核心上进行执行的[7]。

　　如果CPU是单核心的话，而且没有采取超线程技术，线个，线个。如果采取了超线程技术，单核心就扩展成2个逻辑核心，线个，线个。如下图所示。

　　如果CPU是4核心的话，而且没有采取超线程技术，线个，线个。如果采取了超线个逻辑核心，线个，线个。如下图所示。

　　如果站在多核心CPU角度看，每个CPU核心不断从操作系统收到要执行的软件线程，按照程序指令去完成规定任务，它可能要使用存储器、运算器、输入输出等部件，还要与CPU核心进行通信和传递数据，完成任务后还要报告。这些过程可看成一个一个的事件，都要通过事件中断处理部件来协调。多核心CPU的硬件调度处理模式大致有三种[8][18]。

　　1.对称多处理(Symmetric Multi-Processing，简称SMP)是目前使用最多的模式。在SMP模式下，一个操作系统同等地管理着各个CPU核心，并为各个核心分配工作负载。目前，大多数的操作系统都支持SMP模式，例如Linux，Windows，Vxworks等。另外，这种模式通常用在同构多核CPU上，因为异构多核CPU的结构不同，实现SMP比较复杂。

　　2.非对称多处理(Asymmetric Multi-Processing，简称AMP)是指多个核心相对独立地运行着不同的任务，每个核心可能运行不同的操作系统或裸机程序，或者不同版本的操作系统，但是有一个主导的CPU核心，用来控制从属的CPU核心以及整个系统。这种模式大多情况是异构多核心CPU。例如MCU + DSP，MCU +FPGA等。当然，同构多核心CPU也可以用。

　　3.边界多处理(Bound Multi-processing，简称BMP)与SMP基本相同太空科普知识儿童版，唯一区别是开发者可以定义某个任务仅在某个CPU核心上执行。

　　以上只是原理性的简单介绍，如果要了解多核心CPU的硬件调度原理和实现细节，恐怕只能打进Intel或AMD公司内部，才能了解更多技术详情。

　　多核心CPU中的核心是否越多越好,多CPU系统中的CPU芯片是否也越多越好？同样条件下是否具有超线程就比不具有超线程的好？回答是仁者见仁，智者见智。主要是要分清用在哪些场合，不能一概而论。

　　首先，多核心CPU或者多CPU之间需要同步和调度，这是以时间开销和算力损耗为代价的。如果CPU核心数或者CPU芯片数增加对系统处理能力提升是加分项的话，同步和调度带来的时间开销和算力损耗就是减分项。如果加分大于减分，而且成本增加可接受的话，则方案是可行的，否则就是不值当的方案。系统方案的评判除了要考虑CPU核心数量以外，还要考虑操作系统的差异、调度算法的不同，应用和驱动程序特点等因素，它们共同影响着系统的处理速度。以下是一些文章的讨论观点。

　　1. CPU核心越多，执行速度不一定越快。这里说的是“不一定”，因为一个线程可能要等待线程或进程完成后，才能轮到它继续执行。在它等待别的线程或进程的时候，即便排队队列轮到了它，它也只能放弃运行权利而继续等待，让队列后续线程超过它在CPU上执行。对它这个线程的程序来说是变慢了，但对系统来说，它起码它让开了位置让线程继续运行。多核心CPU肯定可以加速批量进程的执行，但对某个进程或者某类型的程序来说，未必是最快的。

　　2.智能手机要向用户提供优秀的使用体验，不仅仅是靠CPU性能一个方面。除了CPU核心数这个因素以外，还应包括决定通信质量的基带芯片的性能，再加上GPU的性能、游戏和VR应用性能等。系统综合性能好才是线重架构等手机SoC芯片技术，后来又开发了10核心、4重架构helio X30，通过多重架构的方式来降低功耗。虽然联发科在多核心SoC方面的技术优势是毋庸置疑，但是高通在2015年底推出了仅有四个核心的骁龙820芯片，苹果手机较早使用的SoC芯片也不过是双核心而已。这些都表明，对于智能手机而言，多核心CPU或SoC的意义到底大不大，不可绝对断言，需要从系统角度分析才能得出正确结论。

　　结语：多核心CPU和SoC是为了满足整机系统对处理能力和处理速度不断提升的需求，在单核心CPU沿着摩尔定律向前发展，受到了芯片功率极限阻碍时，人们不得不选择的一种突破路线。多核心CPU推动着操作系统的更新和升级，操作系统又决定了多核心CPU效能的发挥。多核心CPU技术的难点是多核心之间的信息传递、数据同步和任务调度等。系统性能优劣不能只考虑CPU核心数量，还要考虑操作系统、调度算法、应用和驱动程序等。多核心CPU技术和FinFET等3D芯片技术可以看作是延续摩尔定律生命的两大关键技术。

　　一、双核心的由来 所谓双核心处理器，简单地说就是在一块CPU基板上集成两个处理器核心，并通过并行总线将各处理器核心连接起来。双核心并不是一个新概念，而只是CMP(Chip Multi Processors，单芯片多处理器)中最基本、最简单、最容易实现的一种类型。其实在RISC处理器领域，双核心甚至多核心都早已经实现。CMP最早是由美国斯坦福大学提出的，其思想是在一块芯片内实现SMP(Symmetrical Multi-Processing，对称多处理)架构，且并行执行不同的进程。早在上个世纪末，惠普和IBM就已经提出双核处理器的可行性设计。IBM 在2001年就推出了基于双核心的POWER4处理器，随后是Sun和惠普公司，都

　　异构并行计算OpenMP 4.5 C_C++篇 target=_blank

　　解锁【W5500-EVB-Pico】，探秘以太网底层，得捷电子Follow me第4期来袭！

　　德州仪器新发布符合 AEC-Q100 标准的 MSPM0 MCU，助力优化汽车车身控制模块设计

　　汽车已经成为现代人出行的必备工具，随着科技的进步，它不仅提供了便捷的交通方式，还逐渐成为未来生活的“第三空间”太空科普知识儿童版。驾驶者和乘客对汽车 ...

　　2023年12月21日，中国– 意法半导体发布了STM32 ZeST*(零速满转矩)软件算法。该算法运行在STM32微上，让无感电机驱动器能够在零转 ...

　　12 月 20 日消息，今年 7 月，英特尔面向中国市场推出了一款 Gaudi2 处理器，主要应用于加速 AI 训练及推理。据 Phoronix 报道 ...

　　12月19日，摩尔线程首个全国产千卡千亿模型训练平台——摩尔线程KUAE智算中心揭幕仪式在北京成功举办...

　　现代世界正逐渐采用更自然的人机界面（HMI）小学生趣味科普知识。我们不仅可以与智能音箱交谈，还可以在纸张般的电子阅读器上阅读。电子产品已成为我们的数字 ...

　　Achronix提供由FPGA赋能的智能网卡（SmartNIC）解决方案来打破智能网络性能极限

　　嵌入式操作系统开发相关FPGA/DSP总线与接口数据处理消费电子工业电子汽车电子其他技术存储技术综合资讯论坛电子百科词云：